特定のICの電源をゆっくり立ち上げる方法とは？

回答(2)です。

参考情報を追記して頂いた後、時間が経ってしまい申し訳ありません。

＞ちなみに、電源部の上記回路は、ICのデータシートに参考回路として
＞（定数の記載はありませんが）載っていたものです。
＞なので、あながち間違った方法ではないのでは、とは思うのですが・・・。

確かに、データシートに、VDDの立ち下がりが早いと、内部スイッチの切り
替えが保証できないと記載されています。定数は記載されていませんが、
Table 46（p.48)に記載されたのスルーレート(SR)を守ることを要請して
います。

SRの値は、Table 46から、0.5V/ms（max)
ということは、CRの時定数は、3.3V／0.5V/ms＝6.6ms　以上とすることが
目安です。

　　100kΩ×0.1μs＝10ms＞6.6ms　　　電源立ちあがり以外は正常
　　　1kΩ×0.1μs＝0.1ms＜＜6.6ms　　時刻保持ができない

データシートどおりの動作をしていることが確認できます。

対策は、Rの値を小さく、Cの値を大きくするように変更して、その積の
時定数を6.6ms以上にすることで宜しいかと思います。

同表によると、IDDmaxは、200μA、VDDのバッテリースイッチが切り替わる
電圧の最大（Vth(sw)bat)は2.7V。

電源電圧が3.3Vなので、R＝（3.3V－2.7V）／200μA＝3kΩ以下にすれば
良さそうです。

例えば、R＝2.2kΩ　C＝4.7μFの程度としてみたら如何でしょうか。



結構複雑なデータシートで、内容を十分には理解していないところもあり
ますので、数値の拾い違いがあったらば、ご容赦下さい。

単にバッテリー繋がなかった（またはバッテリーが切れてた）
というオチではないよね？

１点目の質問について、
　キレイに動いていた時、２段階になってしまう時の
1Vで一定になり始める時間までに、3.3Vになっていたとすると･･･。
100kΩの抵抗で、2.3Vほどドロップしていることになります。
基本ですがオームの法則から、2.3V/100kΩ=23uAの電流が
１秒ほどICに流れているのではないでしょうか？
キレイに動いくときは何らかの理由（ICが不明なのでご自身で調査してください）で、
この電流が発生していなかったのだと思います。

２点目の質問について、
　他の回答者さんの回答を推奨します。
仮にCRでOKだとしても、質問者さんの回路ですと、一度3.3Vを落とした
あと再投入すると、コンデンサの電荷が抜けていないので、
２回目は緩く立ち上げる事はできません。
抵抗と並列にダイオード(カソードが3.3V側)を挿入したほうがいいです。

データシートを拝見しました。
このICの場合、上の回答で勧めた、
抵抗と並列のダイオードはつけてはいけません。

データシートの51/66ページ(注意書きも含めて)とその参照先の表を
十分ご確認すれば、適切な抵抗を選定できると思います。
また、問題解決につながると思います。

ポイントは
・ICへの電流を確認し、抵抗による電圧ドロップを考慮して、
　VDDに十分な電圧が供給できるようにする。
・場合によっては、抵抗ばかりでなくコンデンサの容量にも着目する。
　です。

ダイオードの目的と、このICの仕様を十分に理解する必要があります。

まず、ダイオードの目的について、
説明を簡易的にするために
3.3Vが理想電源、理想ダイオード、理想コンデンサ、理想の配線
の場合で説明します。

当初の質問は?ゆっくり立ち上げたい?でした。
このための条件はコンデンサに電荷がたまっていないことです。

抵抗と並列にダイオードをつけると、
3.3Vの電源が0Vのになったと同時に
コンデンサ⇒ダイオード⇒電源⇒コンデンサのルートで、
コンデンサの電荷が放電され、コンデンサの電圧は0Vになります。
これで、次回3.3V投入時にも?ゆっくり立ち上げたい?準備ができます。

このとき、VDDのスルーレート(SR)は、－∞V/msになります。


このICの仕様については、
回答６より抜粋
> 確かに、データシートに、VDDの立ち下がりが早いと、内部スイッチの切り
> 替えが保証できないと記載されています。定数は記載されていませんが、
> Table 46（p.48)に記載されたのスルーレート(SR)を守ることを要請して
> います。

Table 46より、
VDDの電圧の変化の傾きを-0.5V/ms以下にしなければなりません。

－∞V/msは-0.5V/msより傾きが大きくなってしまいます。
よって、抵抗と並列のダイオードはつけてはいけません。

そもそも何故そのようなことをしたいのか、アナログ化路、ディジタル回路？時間的遅延をしたいのかスロープ状波形を作りたいのか、すでに回答にあるようにいＣのＶＣＣは定格電圧で所期の性能を発揮するように設計されておりその値は満たすか、否の二者択一であって中間はありません、
極限られた条件で内部動作を熟知した技術者のみに許された使い方です。

３．３Ｖってプロセッサ周り？
絶対駄目です。内部カウンタ周りのリセットタイミングがずれますし電源電流も線形ではないし。ＣＲでは無理。

プロセッサなら電源電圧に立ち上がり時間に制限がありますデータシートで確認。

一般的なICは、電源が確立した後に機能を発揮する設計になっています。
一般論ですが、電源をゆっくり立ち上げて、その間のアナログ的な動作を
期待するのは、設計上の代表的「べからず」の一つです。そのような動作
をさせたい場合もあるでしょうが、その際は、回路設計者が、IC内部の過
渡的な動作状態まで把握して、設計者の責任として、そのような使い方に
問題がないことを判断する必要があります。

とは言っても。回路設計者として、ICの内部動作まで踏み込むことは困難
ですから、ICには規定電圧を供給するとして、出力側にバッファーを設け
て、その部分だけ、電源電圧をゆっくり立ち上げる方法は検討する余地は
あるでしょうか？バッファー回路は、構成が単純でしょうから、電源電圧
が中途半端な状態の動作であっても、回路設計者がきちんと検証できると
思います。

→バッファーを設けて、その部分の電源をゆっくり立ち上げるようにする
　ということが、私の提案です。

回答(1)さんもご指摘ですが、電源回路に100kΩの抵抗を挿入することは、
とても違和感があります。ICのデータシートに参考回路として載っていた
ものであれば、是非出典をご呈示下さるようにお願いします。

お問い合わせは、なぜ、予想どおりの動作をしないのかという答えが欲し
いということと思いますが、もう少し情報開示頂ければ、所望の動作を
させる代案を提示できる可能性はあるように思います。

何で電源電圧をゆっくり立ち上げたいのですか？目的を教えてください。
のように補足をお願いすると、そんなことを示す義務はないと逆ギレする
質問者さんが時々いらっしゃいますが、目的をご呈示頂けると、ぐっと目
標に近い回答が得られる可能性が高くなるように思います。