LSI(CMOS)の動作速度とは？

温度を下げると動作速度が上がるのはコンデンサ部を充放電する配線等の抵抗値が温度を下げると低くなることも一因と思います。

お礼

2008/05/24 19:08

ありがとうございました。
分布定数どうのこうのといっても、殆どCR時定数だけで決まるのですね。
波形を観測するときはFETプローブを使わないと正確な波形は見れません。

質問者

CMOSのLSI内部では多数のゲートが複雑につながっていて、各部の信号は
電源電圧とおなじ振幅になっています。電源電圧が高いと内部の信号の
振幅も大きくなるわけです。

一方、各ゲートに使われているMOSトランジスタは、入力電圧が大きくなると
より多くの電流を流せるようになります。

さらに、LSIの中には多くの浮遊容量があり、全ての信号はこの浮遊容量を
充放電しながら伝わっていきます。この充放電に要する時間がLSIの動作
速度におおいに関係します。

電源電圧が高いと、内部の各MOSトランジスタの流せる電流が大きくなり、
これにより、浮遊容量への充放電が速くなることで全体の動作が速くなります。セットアップ時間やホールド時間もおそらく短くなると思われます。
（厳密にはMOSFETのON抵抗が低くなることが主因）

さて、低温にすると速くなる、という話はLSIの設計次第なのだと思います。
（低温にしただけでは遅くなる素子もあり得る）
それより、低温にすることで、発熱に対する許容度が大きくなり、より高い
電源電圧が使えるようになる、といった関係で「速くなる」ということに
なるのではないでしょうか。

しかし、定格電圧を超える電源電圧を加えると、素子の破壊のリスクが
高まります。実際には最大定格を超えても直ちに壊れることはないかも
しれませんが、ちょっとした電源スパイクなどでラッチアップが起きたり
誤動作をしたり、問題が噴出します。

また、温度が約８℃上がる毎に素子の寿命は半分になります。

アマチュアが自分のために作るものは何をしても構いませんが、仕事として
であれば最低限、最大定格を厳格に守ることが必須です。

お礼

2008/05/06 08:33

結局CRで決まるという事ですね。ありがとうございました。
LSI内部では同期設計なのでDフリップ・フロップですが、これもゲートの
組み合わせでできているから、ゲートに分解して考える事になりますか。
絶対最大定格は確かに大事ですね。デバッグしていて動作しないと、
ついつい電圧を上げたり、冷やしたりとしてみたくなります。

質問者

CMOSのLSI内部では多数のゲートが複雑につながっていて、各部の信号は
電源電圧とおなじ振幅になっています。電源電圧が高いと内部の信号の
振幅も大きくなるわけです。

一方、各ゲートに使われているMOSトランジスタは、入力電圧が大きくなると
より多くの電流を流せるようになります。

さらに、LSIの中には多くの浮遊容量があり、全ての信号はこの浮遊容量を
充放電しながら伝わっていきます。この充放電に要する時間がLSIの動作
速度におおいに関係します。

電源電圧が高いと、内部の各MOSトランジスタの流せる電流が大きくなり、
これにより、浮遊容量への充放電が速くなることで全体の動作が速くなります。セットアップ時間やホールド時間もおそらく短くなると思われます。
（厳密にはMOSFETのON抵抗が低くなることが主因）

さて、低温にすると速くなる、という話はLSIの設計次第なのだと思います。
（低温にしただけでは遅くなる素子もあり得る）
それより、低温にすることで、発熱に対する許容度が大きくなり、より高い
電源電圧が使えるようになる、といった関係で「速くなる」ということに
なるのではないでしょうか。

しかし、定格電圧を超える電源電圧を加えると、素子の破壊のリスクが
高まります。実際には最大定格を超えても直ちに壊れることはないかも
しれませんが、ちょっとした電源スパイクなどでラッチアップが起きたり
誤動作をしたり、問題が噴出します。

また、温度が約８℃上がる毎に素子の寿命は半分になります。

アマチュアが自分のために作るものは何をしても構いませんが、仕事として
であれば最低限、最大定格を厳格に守ることが必須です。